Visualisering av hårdvarubeskrivande språk i realtid : Från VHDL till blockdiagram

Sammanfattning

Kandidatarbetet behandlar utvecklingen av ett verktyg för visualisering av VHDL-kod i mjuk realtid genom blockdiagram. Projektet gjordes på beställning av Institutionen för systemteknik på Linköpings Universitet. Bakgrunden till projektet är att hård-varubeskrivande språk som VHDL oftast är svåra att visualisera, eftersom språket beskriver parallella processer utan en tydlig visuell representation. Syftet med rapporten är att beskriva hur projektgruppen har arbetat under kandidatprojektet och hur den slutgiltiga produkten har skapat värde för kunden. Utöver arbetet dokumenterades arbetsprocesserna och deras utveckling under projektets gång. Projektet resulterade i ett användarvänligt system för realtidsgenerering av diagram med funktioner för bland annat navigering mellan diagram och kod, markering av kodavsnitt i diagrammet samt inställningar för exempelvis diagramdjup, tema och visning av mellansignaler. Rapporten kom även fram till att tidig utveckling av en systemanatomi ger en överblick över systemet och stödjer projektets arkitektoniska beslut. Slutligen diskuteras hållbarhetsaspekter på arbetet samt förslag på vidare utveckling av projektet.